集成电路模块、布局布线方法、电子设备及存储介质

本申请提供一种集成电路模块、布局布线方法、电子设备及存储介质，涉及芯片技术领域。集成电路模块包括：至少一个子模块、第一集成时钟门控单元ICG以及第二ICG；第一ICG的时钟信号输入端以及第二ICG的时钟信号输入端均连接至集成电路模块上的第一连接点；集成电路模块还包括第一扫描时钟接口，第一扫描时钟接口连接至第一连接点，以经由第一扫描时钟接口以及第一连接点将时钟信号输入第一ICG、第二ICG以及各子模块，或者，经由第一扫描时钟接口、第一连接点、第一ICG以及第二ICG将时钟信号输入各子模块；第一ICG的时钟信号输出端用于输出第一时钟信号，第二ICG的时钟信号输出端用于输出第二时钟信号。本方案有效减少时钟OCV对测试频率的影响，提升测试效率。