一种集成电路物理单元混合尺寸布局优化方法及其系统

本发明公开一种集成电路物理单元混合尺寸布局优化方法及其系统。该方法获取芯片的电路网表信息，提取标准单元簇、双通道图像输入特征、电路的图结构信息，并进行预处理；将预处理后的双通道图像输入特征、电路的图结构信息输入至训练好的基于深度强化学习和预测的布局优化模型中去预测每个宏单元的布局动作，进而完成所有宏单元的放置；将标准单元分布在与其对应宏单元的邻近区域，构成初始布局；执行后端布图优化工具对初始布局进行标准单元调整，最终实现在目标电路上进行混合尺寸布局优化。本发明实现端到端的混合尺寸布局优化，显著提升了布局质量、减少拥塞、缩短收敛时间，并在多种不同规模电路上展现出良好的泛化能力。