一种基于预测概率的芯片设计规则违规优化方法

本发明属于半导体芯片设计领域，公开了一种基于预测概率的芯片设计规则违规优化方法，首先通过DRC违规预测模型生成芯片版图的风险区域分布图，将版图划分为全局布线单元（GCell）；然后分阶段进行优化：先根据风险等级动态调整禁止区边距进行粗调优化，再通过模拟退火算法优化白空间分配完成细调优化；最后进行合法性检查并输出优化结果。本发明通过预测驱动的分级优化策略，显著提高了DRC违规修正效率；采用动态边距设置和并行处理技术，既保证了工艺兼容性，又减少了布局扰动；同时通过风险区域扩展优化有效防止了热点转移，使DRC违规率降低。适用于先进工艺节点的大规模芯片设计，能够在保证设计质量的同时显著缩短设计周期。