一种适用多种模乘算法的模乘电路

本发明涉及信息安全硬件电路领域，具体是一种适用多种模乘算法的模乘电路。包括16路并行8位乘法器、4路并行32位加法器、Wallace压缩树加法器、模修正单元和第一MUX选择器，数据首先拆分为字节数据，然后通过16路并行8位乘法器得到4路2^8普通模乘结果，再通过4路并行32位加法器得到2路2^16普通模乘结果，再通过Wallace压缩树加法器得到1路2^32普通模乘结果，模修正单元对普通模乘结果进行修正得到特殊模乘结果，最后通过第一MUX选择器输出最终结果。本发明以硬件复用的形式优化硬件电路，提出串并联模乘电路结构，支持不同数量与位宽类型的模乘运算，提高硬件电路的资源利用率。