一种应用于MCU芯片的PLL版图结构

本申请提供了一种应用于MCU芯片的PLL版图结构，通过设有数字功能版图区、模拟功能版图区和信号输出版图区，数字功能版图区包括用于放置鉴频鉴相器第一功能区；模拟功能版图区，模拟功能版图区包括用于放置电荷泵的第二功能区、用于放置低通滤波器的第三功能区、用于放置镜像电流源的第四功能区和用于放置压控振荡器的第五功能区；第二功能区的下侧、第四功能区的下侧分别与第一功能区的上侧相贴近，第四功能区的左侧与第二功能区的右侧相贴近，第三功能区的下侧分别与第二功能区的上侧、第四功能区的上侧相贴近，第五功能区的右侧分别与第一功能区、第四功能区的左侧相贴近，进而显著提升PLL的环路信号稳定性，实现了多个PLL在MCU芯片内并列设置。