多核异构系统芯片及其故障自检控制方法、装置和设备

多核异构系统芯片及其故障自检控制方法、装置和设备，该方法包括：多个硬件域启动后，第一CPU将自检状态控制寄存器标识为第一自检执行状态，控制第一功能安全核进行第一自检，而后将第一自检结果写入第一故障状态寄存器，将自检状态控制寄存器标识为第一自检结束状态；第二CPU将自检状态控制寄存器标识为第二自检执行状态，控制第二功能安全核进行第二自检，而后将第二自检结果写入第二故障状态寄存器，将自检状态控制寄存器标识为第二自检结束状态；第一CPU确定故障处理执行状态，并标识。能够实现多个硬件域故障自检的集中控制，而不增置多个故障管理核，也不需使用核间通信资源，有效节省了芯片系统资源，并降低了硬件成本。