一种面向加解密算法的可重构硬件结构的敏捷设计框架

本发明属于硬件结构的敏捷设计技术领域，具体为一种面向加解密算法的可重构硬件结构的敏捷设计框架。本发明框架包括参数选择模块、参数解析模块及硬件结构生成模块；硬件结构生成模块包括输入端生成模块、数据预处理模块生成模块、处理单元生成模块、输出端生成模块、互连网络生成模块。用户通过参数选择模块在给定的参数选项中选择需要设定的参数；参数解析模块对输入的参数进行解析后产生硬件结构生成模块需要的各种参数，并将对应的参数输出到各个模块中以生成硬件单元，然后利用生成的互连网络将各个硬件单元组合连接，实现完整的硬件架构的生成。该框架能够简化开发流程，实现全流程的自动化硬件设计，节省时间和人工成本。