基于FC协议时序级建模的芯片功能测试优化方法及系统

本发明涉及芯片测试技术领域，特别涉及一种基于FC协议时序级建模的芯片功能测试优化方法及系统，构建FC端口状态机模型和FC信用量管理模型，并将FC端口状态机模型和FC信用量管理模型作为探针插入待测DUT中，所述FC端口状态机模型用于通过动态仿真来检查被测DUT端口状态机行为是否正确，所述FC信用量管理模型用于通过动态仿真来检查被测DUT信用量管理行为是否正确；在验证仿真平台，建立验证IP与待测DUT的连接关系，利用验证IP提供的测试序列对被测DUT物理层和链路层协议数据正确性进行测试，并在测试中触发探针来实时监测被测DUT传输层端口状态机和信用量管理行为。本发明通过断言建模来对被测设计内部部件行为进行检测，以在时序级的粒度上对被测DUT协议行为数据进行校验，提高目标芯片测试的准确性和质量。