时钟调整电路、芯片、电子设备及改善时钟偏斜的方法

本申请涉及一种时钟调整电路、SOC芯片、电子设备及改善时钟偏斜的方法，属于电子电路领域。时钟调整电路包括：第一时钟管理模块、第二时钟管理模块、相位检测模块以及控制器。第一时钟管理模块被配置为调整输入时钟信号的相位延时，并基于调整后的输入时钟信号生成第一时钟信号。第二时钟管理模块被配置为调整输入时钟信号的相位延时，并基于调整后的输入时钟信号生成第二时钟信号。相位检测模块分别与第一时钟管理模块、第二时钟管理模块连接，相位检测模块，被配置为检测第一时钟信号相对于第二时钟信号的相位关系。控制器，分别与相位检测模块、第一时钟管理模块、第二时钟管理模块连接，控制器，被配置为基于相位关系，调整第一时钟管理模块和/或第二时钟管理模块的相位延迟，以使第一时钟信号和第二时钟信号的相位一致。