一种基于3DIC设计的高速电路性能评估方法及系统

本发明公开了一种基于3DIC设计的高速电路性能评估方法及系统，传统高速电路设计常面临信号串扰等问题，影响电路性能。本方法首先获取目标高速电路的3DIC设计图纸数据，确定其堆叠结构和电路布局，并进行层级分割，建立物理仿真模型。随后，通过模拟串扰效应，获取目标高速电路的串扰效应变化数据。进一步对信号传输影响进行评估，得到性能评估结果。根据评估结果，制定串扰抑制方案，以提高高速电路的性能和稳定性。本方法能有效评估高速电路性能，并针对性提出改进方案，具有重要的实用价值和经济意义。