多BANK时钟偏移调节电路及FPGA芯片

本发明涉及集成电路时钟设计技术领域，公开了一种多BANK时钟偏移调节电路及FPGA芯片，包括若干个级联的时钟树，每个时钟树的根节点对应连接时钟源信号，每个时钟树的末端叶节点作为偏移调节后的时钟信号输出端；每个时钟树包括多个缓冲器和多个数据选择器，以便基于同一个时钟源信号，构建若干个长度相等的信号传输路径，其中，每个信号传输路径由至少两个相邻的时钟树中的部分缓冲器和部分数据选择器参与构建，信号传输路径的起点连接时钟源信号，信号传输路径的终点为参与构建信号传输路径的任意一个时钟树的末端叶节点。本发明能够节省FPGA自身的时钟管理资源，并降低了时钟管理难度，实现多BANK时钟的同步性。