一种基于重综合的时序ECO方法、系统及介质

本发明公开了一种基于重综合的时序ECO方法、系统及介质，本发明方法借助于综合工具的强大时序优化能力，使用收紧的时序约束产生的新网表会具有更短的关键路径，在此基础上，通过算法使用新网表中优化的逻辑结构对旧网表中的关键路径进行局部替换，同时尽可能保留旧网表中的原有逻辑，可以在尽可能少修改旧网表的基础上达到时序修复。本发明旨在使用新网表中优化的逻辑结构对旧网表中的关键路径进行局部替换，同时尽可能保留旧网表中的原有逻辑，可以在尽可能少修改旧网表的基础上达到时序修复的目的，实现低成本，高效率，短时间地解决芯片设计后期出现的严重时序违例问题，节省大量人力和时间的投入，缩短芯片设计周期。