ESD结构及半导体器件

本发明公开了一种ESD结构及半导体器件，属于芯片静电保护技术领域，该ESD结构，包括在衬底上间隔布置的第一NMOS管和第二NMOS管，第一NMOS管包括第一中压P阱，且第一中压P阱上从左至右依次布置有第一N阱和第一P阱引出区，第二NMOS管包括第二中压P阱，第二中压P阱上从左至右依次布置有第二P阱引出区和第三N阱，第一P阱引出区和第二P阱引出区之间通过第二金属连接线互连，第一N阱和第三N阱分别接出第一金属连接线、第四金属连接线作为连接端口。通过将两个NMOS管的P阱引出区相连，构成寄生三极管，实现双向泄放，还能够增加发射极和集电极之间的距离来增加保持电压，提高芯片面积利用率。