半导体测试结构、半导体测试方法及芯片失效分析方法

本发明提供一种半导体测试结构、半导体测试方法及芯片失效分析方法。半导体测试方法采用本发明所述的半导体测试结构，包括如下步骤：在所述半导体测试结构的所述总路焊盘处施加一测试电压；获取所述半导体测试结构的所述测试支路中的测试电流；若所述测试电流小于预设限制电流，判定所述测试支路有效。上述技术方案，通过在晶圆可接受度测试项目内设计一种小线宽图形，以模拟主芯片深沟槽关键尺寸与漏电流的关系，在总路焊盘施加测试电压并获取测试支路的测试电流，以判断测试支路是否失效，进而检测深沟槽的关键尺寸在该测试电压下是否满足工艺需求。