一种片内全加法器近似替代的处理器芯片架构方案

本发明公开了一种片内全加法器近似替代的处理器芯片架构方案，涉及处理器芯片设计技术领域，包括以下步骤：S1、计算阵列构建：根据设计要求和应用需求，构建计算阵列作为处理器芯片的核心，计算阵列内部包含多个计算单元；S2、乘法近似模块设计：在计算阵列的每个计算单元中引入乘法近似模块；S3、近似加法和移位操作：在计算单元中，将乘法操作替代为近似的加法和移位操作；本发明通过利用计算阵列和乘法近似模块的设计，可以实现高效的计算操作，从而提高计算速度和计算资源的利用效率，乘法近似操作的加法和移位操作可以大大减少计算复杂度，从而加速计算过程，比精确乘法操作更快且消耗更少的能量，从而降低能耗节省能源成本。