二极管大尺寸多芯片叠加工艺结构及其制备方法

本发明公开了二极管大尺寸多芯片叠加工艺结构及其制备方法，所述制备方法包括产品结构设计、产品内部结构优化、多芯片叠加工艺结构焊接、环氧密封；所述二极管大尺寸多芯片叠加工艺结构包括从下到上依次设置的底层芯片、中间层芯片、上层芯片。本发明通过对现有瞬态电压抑制二极管TVS类产品在进行多层芯片堆叠生产时中存在的容易使芯片造成破损而导致电性能失效的问题的深入研究，而创新研发设计了二极管大尺寸多芯片叠加工艺结构及其制备方法，确保芯片产品的稳定性，从而提高产品良率、生产效率。