一种抑制分层的半导体封装结构及其制备方法

本发明涉及半导体封装技术领域，公开了一种抑制分层的半导体封装结构及其制备方法，半导体封装结构包括芯片、塑封层、重布线层和绝缘框架，塑封层设于芯片的外部，重布线层设置在塑封层的一侧，且重布线层与芯片电连接；塑封层和重布线层之间形成有结合界面，绝缘框架围绕设置在结合界面的边缘处，且绝缘框架分别与塑封层、重布线层嵌合连接；绝缘框架的内侧开设有定位槽，塑封层的边缘设有第一凸出部，重布线层的边缘设有第二凸出部，定位槽分别与第一凸出部、第二凸出部凹凸配合；绝缘框架的两侧还设有第一延伸部和第二延伸部，第一延伸部与塑封层锚固连接，第二延伸部与重布线层锚固连接，绝缘框架与第一延伸部、第二延伸部为一体成型结构。