芯片模块间时序调整方法及装置、电子设备和存储介质

本公开涉及芯片领域，提出一种芯片模块间时序调整方法及装置、电子设备和存储介质，所述方法包括：解析芯片设计文件，得到设计的芯片中各模块的端口的信号线，以及各模块之间的连接关系；在所述端口的信号线中添加寄存器，得到目标端口，所述寄存器用于对模块间传输的信号进行时延；基于所述连接关系，利用所述目标端口连接各模块，得到目标芯片。本公开实施例可提高对大规模芯片进行时序优化的效率。