一种集成电路设计流程中关键数据的提取与展示的方法

本项发明公开了一种在集成电路设计流程中关键数据的提取与展示的方法，涉及集成电路设计技术领域。在验证集成电路设计流程时采用本发明简单通用的数据定义格式，并基于此格式对集成电路设计流程中产生的关键数据进行提取、展示和分析，并生成直观的表格、图表和图片显示给用户。在验证集成电路设计流程时，因为电路规模庞大，会导致整个验证过程非常漫长，如何有效的发现错误，定位错误就显得尤为重要。这其中通过对关键数据的提取和分析就能很好的方便用户进行排错和优化，进一步弥补了工程师的经验不足，提升设计效率。本发明中的方法帮助用户更好的发现和解决问题，既提高电路设计的准确性，也极大的节省了时间成本和人工成本。