基于UVM的核内中断处理系统验证方法、装置及设备

本发明涉及基于UVM的核内中断处理系统验证方法、装置及设备，通过UVM验证平台和待验证芯片的处理器的中断处理程序的交互，实现了在UVM验证平台的测试用例中执行待验证芯片的处理器核的中断处理程序要处理的内容，既使用了待验证芯片的处理器核内真实的中断处理程序，又使用了UVM验证平台的测试用例交互，既满足了对待验证芯片的验证真实性要求，又在待验证芯片的验证过程中有效发挥了UVM验证平台的灵活性强、便捷性高和可复用性强等特点，从而有效提高了待验证芯片的核内中断处理系统的验证性能。