导航卫星系统时频保持电路、锁相环生成电路及系统

本发明公开了一种导航卫星系统时频保持电路、锁相环生成电路及系统，属于导航领域，包括：参考输入电路、主控FPGA、时频生成电路和重构加载刷新电路；参考输入电路选用两个工业级高稳晶振作为参考，两个晶振互为备份；主控FPGA选用工业级SRAM型FPGA，完成对锁相环路的控制和遥测遥控，工业级SRAM型FPGA连续性由重构加载刷新电路来保证；所述重构加载刷新电路采用三片工业级FLASH作为程序存储使用，加载和刷新时形成三模冗余结构，并选用FLASH型工业级芯片作为重构加载刷新控制FPGA，利用该芯片对主控FPGA进行刷新。本发明提供了低成本、高可靠、高连续、高精度的导航卫星时频保持方案。