基于FPGA的近似对数似然比计算方法、装置及系统

本发明涉及发明一种基于FPGA的近似对数似然比计算方法、装置及系统。方法包括：通过接收机接收通信数据帧，并将通信数据帧中的训练序列符号与本地训练序列符号进行共轭相乘，获取共轭相乘结果；根据共轭相乘结果应用第一FPGA电路获取信号幅度和噪声功率；根据信号幅度和噪声功率基于max‑log‑map算法获取近似对数似然比的计算关系式；根据信号幅度、噪声功率以及计算关系式应用第二FPGA电路获取通信数据帧的近似对数似然比结果，以根据近似对数似然比结果对通信数据帧中的数据序列进行译码。通过以上方式，能够充分考虑信号幅度和噪声功率对ALLR的影响，有助于提高ALLR计算的准确度，使译码器获得最佳译码性能。