基于FPGA的YOLOv3卷积神经网络虚拟化的设计方法

本发明公开了一种基于FPGA的YOLOv3卷积神经网络虚拟化的设计方法，具体步骤包括：网络结构和参数调优定型、神经网络模型拆解与分析、“神经网络算子模块”式设计、确定虚拟化设计模块、构建算子模块与实现加速。本发明与现有技术相比的优点在于：降低FPGA的AI应用开发难度，让不太了解FPGA开发、仿真和调试的软件工程师也能够利用FPGA进行AI应用开发；有效提高FPGA的开发效率，使顶层AI应用开发用户不需要过多关注FPGA的硬件逻辑电路实现方式与细节，在更短的时间内实现AI应用开发；提升算法实现的灵活性，可以根据CPU、FPGA资源情况以及算法实时性需求，调整硬件加速的并行性程度；可以推广至各类卷积神经网络模型的硬件加速应用。