抗雪崩平面超结MOSFET及其制备方法、芯片

本申请属于功率器件技术领域，提供了一种抗雪崩平面超结MOSFET及其制备方法、芯片，通过在第一P型基区与第一N型源区之间设置凹形的第一介质层，在第二P型基区与第二N型源区之间设置凹形的第二介质层，并且第一N型源区和第二N型源区为T型结构，第一N型源区的垂直部位于第一介质层的凹槽内，且第一N型源区的水平部与第一P型基区接触，第二N型源区的垂直部位于第二介质层的凹槽内，且第二N型源区的水平部与第二P型基区接触，从而抑制器件内寄生的BJT导通，抑制了N型源区和P型基区之间的导通，提升了平面SJ MOS的抗雪崩能力和可靠性。