进位逻辑电路、进位级联电路及芯片

本申请公开了一种进位逻辑电路、进位级联电路及芯片，进位逻辑电路包括级联连接的Y级进位运算模块和一个进位输出模块，每一级进位运算模块均用于接收i对算数信号；第一级进位运算模块用于输出第一级进位发生信号，及输出第一级进位传递信号；第x级进位运算模块还用于接收前一级进位发生信号和前一级进位传递信号，输出第x级进位发生信号，及输出第x级进位传递信号；进位输出模块用于接收初始进位信号、第Y级进位发生信号和第Y级进位传递信号，输出第一进位信号。本申请通过级联连接的多个进位运算模块进位输出模块实现将任意位宽的逻辑值的进位链压缩至一级，减少了逻辑运算过程中进位运算的进位延时，提高了进位逻辑电路的进位运算性能。