一种基于形式化验证的FPGA缺陷检查方法

本发明公开了一种基于形式化验证的FPGA缺陷检查方法，该方法首先载入Verilog和VHDL代码文件，通过语法语义分析，生成语法树，进行逻辑优化和综合，扫描设计并插入断言，基于形式化验证方法进行缺陷检查，并生成检测结果。本发明可用于实现一款基于形式化验证的FPGA缺陷检查软件，支持对Xilinx\Altera\Lattice\Actel芯片中的RTL代码进行全面深入的缺陷检查。基于形式化验证方法的检查对于静态检查拥有更严格的数学证明、更具体的检查结果、可复现验证的缺陷路径。