用于全长数论变换的硬件加速方法、装置及安全芯片

本发明涉及隐私计算中的数论变换技术领域，具体公开了一种用于全长数论变换的硬件加速方法、装置及安全芯片，包括：接收全长待正变换序列或全长待逆变换序列；将全长待正变换序列或全长待逆变换序列输入至数论变换计算单元获得全长正变换序列或全长逆变换序列，数论变换计算单元能够对全长待正变换序列或全长待逆变换序列进行预处理后获得半长正变换待加速序列或半长逆变换待加速序列，以及能够将半长正变换待加速序列或半长逆变换待加速序列通过半长硬件加速器进行加速计算，获得全长正变换序列或全长逆变换序列。本发明提供的用于全长数论变换的硬件加速方法能够在现有NTT硬件加速器配置的可执行项数不变的情况下实现更长序列的NTT变换。