一种神经网络优化电路

本发明涉及电路技术领域，公开了一种神经网络优化电路，用于目标神经网络，在训练单条目标训练数据的场景下，对单条目标训练数据进行误差优化，高度并行、计算速度快，具备片上学习能力，训练过程没有开关信号、时钟信号等非连续信号，在严格的数学理论保证下实现快速收敛，全部使用模拟电路，扩展成本低。并且，在加法器前增加第三乘法器，以及通过全连接神经网络中每层神经网络与同一个输出神经元之间的连接关系对应的权重加相同扰动的方式，来考虑网络的约束，减少了总扰动量，进而最大化收敛效率。另外，将第二微分器从扰动源处后置到加法器输出的位置，可以保持电路的原有收敛方向，减小对扰动功率的要求，从而提高网络的稳定性。