基于FPGA的芯片时钟精度测试方法和相关装置

本申请公开了一种基于FPGA的芯片时钟精度测试方法和相关装置，方法包括：处理器组建事件报文，并发送至目标端口，以使目标端口在事件报文中加入时间戳，环回转发事件报文，以及捕捉环回接收时间，其中，环回接收时间为目标端口接收经过环回的事件报文的时间；处理器接收目标端口反馈的事件报文以及环回接收时间，计算时间戳和环回接收时间的差值；处理器基于差值评估芯片时钟精度。本申请通过单台FPGA设备端口环回进行芯片时钟精度测试，无需考虑时钟的频率偏差和相位偏差，可实现FPGA环境下的芯片时钟精度测试，无需等待芯片回片后使用时钟精度测试仪进行测试，无需脱离以太网芯片FPGA搭建专用测试环境，省时省力。