走线制作方法、走线结构及芯片封装结构

本申请提供一种走线制作方法、走线结构及芯片封装结构。走线制作方法包括：提供一绝缘层，采用切割方式在绝缘层上形成由绝缘层凹槽形成的走线图案，然后在绝缘层上制作一种子金属层，接着在种子金属层上电镀制作导电金属，由位于绝缘层凹槽中的导电金属作为走线。如此，通过上述方案，不仅能够实现更精细的图案设计，形成线宽可以小于2微米的线路，同时还能显著提升图案的规则性，避免因间距不一致而引起的图案宽度波动问题，确保信号传输的均匀性和稳定性。