降低高压编程漏电的字线解码电路

本发明公开了一种降低高压编程漏电的字线解码电路，包含：由第一控制信号BA/RA和第二控制信号PROG控制的字线预解码电路；所述解码接收所述的第一控制信号BA/RA和第二控制信号PROG，输出控制信号INSB；所述控制信号INSB连接到第一PMOS管和第一NMOS管的栅极；所述第一PMOS管的源极连接至第一电压信号VDDI，所述的第一PMOS管的漏极连接至第二PMOS管的源极，所述第二PMOS管的漏极接所述第一NMOS管的漏极并连接字线WL施加驱动信号；所述第二PMOS管的栅极接第三驱动信号GNDA33；所述第一NMOS管的源极接第二电源信号VNEG_C。本发明通过在电路中新增一个第二PMOS管，把原驱动P管的Vgd变成GNDA33和VNEG_C，从而降低漏电。在read时，选中WL=1，不选中WL=VNEG_C（此时VNEG_C=0V），新增的第二PMOS管不影响原模块的功能。