面向可测试性设计的SoC缓存测试方法

本发明公开了一种面向可测试性设计的SoC缓存测试方法。该方法通过隔离L1Cache并配置指令区域为可缓存，以减少对L2Cache的不必要访问，同时定义预设大小的测试空间，确保覆盖所有潜在缓存区域。在测试开始前，保持L2Cache关闭，测试开始时启用L2Cache，并通过配置L2Cache控制器，确保测试指令在L2Cache中被固定。采用MBIST测试算法对测试空间进行全面测试，以检测L2Cache的数据完整性和功能性。通过上述措施，本发明能够有效地检测SoC缓存中可能存在的问题，提升芯片的成品率和降低生产成本。