基于可编程逻辑器件的神经网络前向预测硬件加速器

提供了一种基于可编程逻辑器件的神经网络前向预测硬件加速器，可应用于神经网络硬件加速技术领域。该加速器包括：多层硬件加速器模块单元，其中，硬件加速器模块单元包括输入特征图缓存模块以及数据处理模块；加速器模块单元之间通过流水线的结构方式连接；多通道特征图能够并行处理；以及每一层的硬件加速器模块单元的输出数据存储在下一层的硬件加速器模块单元的输入特征图缓存模块，以供下一层运算使用。通过采用流水线的结构，提高硬件加速器的吞吐率；采用多通道并行处理的方式，提高硬件加速器运行速度；以及采用片上存储，减少了片外的访问次数，降低硬件加速器的功耗。