基于DPU的FPGA硬件加速方法及装置

本申请提出一种基于DPU的FPGA硬件加速方法及装置，涉及数据处理技术领域，应用于深度学习处理单元DPU，DPU与现场可编程门阵列FPGA芯片相连，其中，方法包括：获取初始数据，其中，初始数据至少包括目标卷积神经网络的输入数据，目标卷积神经网络用于对初始数据进行数据处理；提取对目标卷积神经网络进行格式转换后的等效指令；基于初始数据和等效指令，对现场可编程门阵列FPGA芯片进行控制，以加速目标卷积神经网络的推理。解决了现有加速器对神经网络加速的限制问题，基于DPU高水平的并行性和能源效率，能够灵活对神经网络推理加速，提高推理速度，提升计算效率。