异步先入先出结构、芯片、交通设备上的部件及电子设备

本申请提供一种先入先出FIFO结构、芯片、交通设备上的部件和电子设备，包括：设置于系统级芯片的第一硬件域的同步寄存器和写控制器，写控制器控制同步寄存器中的第一数据与第一硬件域的第一时钟信号同步向SoC的第二硬件域传输；设置于第二硬件域的第一寄存器和FIFO存储器，第一数据经第一寄存器传输至FIFO存储器；第一数据传输至第一寄存器的第一时长与第一时钟信号传输至第二硬件域的第二时长之差小于第一时间阈值；第一端口为第二硬件域中用于接收第一时钟信号的端口；第二硬件域的时钟信号为第二时钟信号，第一时钟信号与第二时钟信号为异步时钟。能够在将读取或写入操作的时钟放在各自的操作系统时，不影响系统级芯片的时序、不增加芯片的面积。