一种集成电路最差性能处理方法及装置、电子设备、介质

本申请提供一种集成电路最差性能处理方法及装置、电子设备、介质，应用于集成电路设计、可靠性评估技术领域。通过在初步得到的失效边界附近基于重要性采样原理进一步缩小采样范围，并确定出电路性能正态分布在6‑sigma位置的电路性能预测值，而后将预测值结合电路性能的线性模型构成优化问题，求解得到接近真实情况的工艺偏差向量，最终基于接近真实情况的工艺偏差向量通过电路仿真得到6‑sigma位置的真实电路性能值，电路性能空间的边界值通过在有限的仿真点上快速精确地求解到接近真实情况的最差性能，显著提高了集成电路的性能评估效率和准确性。