器件衬底退化监测电路及芯片

本发明涉及集成电路及芯片技术领域，提供一种器件衬底退化监测电路及芯片。所述衬底退化监测电路包括多个并联连接的监测支路，每个监测支路包括高压MOS器件、比较器及选择器，选择器包括第一选择器、第二选择器及第三选择器；高压MOS器件的漏极通过第一选择器连接应力电压，并连接到比较器的第一输入端；高压MOS器件的栅极通过第二选择器连接测试电压，该测试电压为高压MOS器件的栅漏端施加负偏压；高压MOS器件的源极通过第三选择器连接反向的测试电压；每个监测支路的比较器的第二输入端输入基准电压，不同监测支路的比较器的第二输入端输入的基准电压不同。本发明能够支持高压器件及电路的退化监测及预警。