一种基于VSCode平台的芯片时序路径可视化方法

本发明涉及芯片设计，具体涉及一种基于VSCode平台的芯片时序路径可视化方法，生成芯片设计中的时序路径，并将生成的所有时序路径汇总至一个时序路径报告中；利用文本处理工具将时序路径报告转换为VSCode平台可读取的文本格式；通过设置相关参数从格式转换后的时序路径中筛选出指定的目标时序路径，以及目标时序路径上下级的相邻时序路径；以图形化方式展示筛选出的目标时序路径和相邻时序路径；本发明提供的技术方案能够有效克服现有技术所存在的难以对芯片时序路径进行可视化的缺陷。