一种用于并行计算的存储访问优化系统

本申请涉及GPU并行处理技术领域，特别是涉及一种用于并行计算的存储访问优化系统，系统包括：GPU、处理器和存储有计算机程序的存储器，当计算机程序被处理器执行时，实现以下步骤：根据并行计算模块对应的若干条指令流，确定访问内部存储器的目标指令序列，根据目标指令对应的访问地址，将目标指令加入访问地址对应存储子单元的访问序列中，得到每个存储子单元分别对应的访问序列，进而对各个存储子单元进行存储访问，实现了内部存储器的并行访问，相较于现有技术中内部存储器的串行访问形式，有效提高了在GPU并行计算的场景下，内部存储器的访问效率。