循环生成高速率波形信号的方法和信号发生器

本发明涉及一种循环生成高速率波形信号的方法和系统：波形循环模块对波形数据进行循环拼接；控制模块向波形循环模块传输与波形长度相关的变量；数据存储模块存储波形数据信息；波形循环模块包括：地址循环模块负责数据寻址，输出数据地址至数据存储模块；数据循坏模块接收数据存储模块发来的波形数据，将数据完成循环拼接发送至数据传输接口，数据传输接口将波形循环数据发送给DAC。本发明可以有效减少波形数据长度，降低对存储空间的要求；适用于任意使用JESD204协议接口的高速DAC，能够运行Xilinx JESD204 IP的大部分FPGA型号；可适配FPGA片上存储资源BRAM，也能适应片外存储资源DDR等器件；可根据需要实现波形的循环，既可完成波形无限循环，也可完成特定次数的循环。