可编程延迟块的静态参考模型设计方法、装置和电子设备

本申请涉及一种可编程延迟块的静态参考模型设计方法、装置和电子设备。所述方法包括：通过寄存器配置每个通道的延迟值；将所有通道的延迟值，按照延迟值的大小排序并存在一个队列里面，得到已排序的通道数据队列；当接收到当前通道x的返回值的数据包时，则遍历已排序的通道数据队列中是否有与通道x延迟值相同的通道；如果有，则通道x直接报错；否则，通过比较比通道x的延迟值小的通道，判断通道x是否要报错。本方法通过对延迟值的比较来实现对通道的判断，不需要引入时序信息，从而大大减少了设计复杂度，减少了时序与硬件设计的耦合性，降低了验证的质量风险；通道数量可配置，只需在数据预处理时设置通道数量即可，从而提供了可重用性。