一种混合精度浮点数字存算宏及多芯片模组

本发明公开了一种混合精度浮点数字存算宏及多芯片模组，包括HFP‑CIM阵列、输入激活内存、最大指数查找器、加法树、FP组合器以及C2C连接器；HFP‑CIM阵列分别连接输入激活内存、最大指数查找器和加法树；FP组合器分别连接最大指数查找器和加法树；C2C连接器连接输入激活内存、并通过多路复用器连接HFP‑CIM阵列和FP组合器。本发明设计出具有分段读字线的HFP‑CIM阵列，其浮点精度和EMR可重构，能提高各种HFP格式下芯片的吞吐量。同时可重构的存内累加器能够并行计算指数和尾数，以减少FP操作的延迟并进一步提高吞吐量。本发明以以最小化单芯片片外存储访问并支持基于芯粒的多芯片模组具有二维可扩展异构数据流，增强芯片间数据重用并抑制多芯片模组的片外存储访问。