通用芯片时钟观测逻辑电路、系统和方法

本发明涉及通用芯片时钟观测逻辑电路、系统和方法，通过将时钟观测逻辑的技术与测试相结合，通过对时钟选择模块的引脚进行配置来选择输入的时钟源，根据时钟频率对时钟分频模块的引脚进行配置来确定时钟分频系数，最后通过时钟控制模块来完成时钟输出控制，由输出观测端口复用待测芯片的时钟输出引脚来支持观测输出的时钟频率。观测输出的时钟不仅可以是待测芯片的主频时钟，还可以通过配置对待测芯片内各高速或者低速部件的时钟进行观测，可实现对待测芯片内模块时钟的单独观测，使得可以直接根据观测结果定位问题部件或配置所在，避免了芯片在测试过程中存在时钟错误而无法排查问题的情况，从而大大提高了测试效率。