一种基于流水线机制的取2校核方法和系统

本发明提供了一种基于流水线机制的取2校核方法和系统，所述方法包括：应用于三处理器架构的取2校核装置，该架构包含第一、第二和第三处理器，以及它们之间的三个双接口存储器。在初始周期数时，三处理器对存储器进行初始化。第一处理器接收输入数据，标准化后写入两个存储器，并发送中断信号及周期数到另两个处理器。随后，第二、第三处理器分别生成一阶段、二阶段输出帧，并最终生成安全输出帧，每个输出帧生成后分别写入相应的存储器。第一处理器利用安全输出帧生成系统输出帧并发送给系统外部。本发明通过采用流水线机制，有效解决了传统同步串行算法双机取2校核机制中的串行执行和任务级同步问题，提升了数据输出频率。