二极管大尺寸多芯片叠加工艺结构

本实用新型公开了二极管大尺寸多芯片叠加工艺结构，包括从下到上依次设置的底层芯片、中间层芯片、上层芯片；在所述上层芯片的第八焊接层上设置有连接片，所述连接片上开设有通孔；所述第一铜粒层的面积尺寸小于所述中间层芯片、上层芯片的面积尺寸。本方案使得多芯片叠加工艺结构在后续的工艺过程及可靠性过程中不会因为热应力过大而损伤芯片，避免芯片失效，进行环氧密封的过程中环氧树脂会流入连接片上的通孔内，使得多层堆叠芯片整体结构与环氧树脂的结合更紧密、结合力度更强，从而避免了在后续切割及常规使用时出现的分层现象，提升产品品质，避免后续产品电性能下降。