一种多芯片级联封装结构

本实用新型公开了一种多芯片级联封装结构，应用于芯片封装技术领域，设置有依次排列设置的第一氮化镓芯片、半导体芯片和第二氮化镓芯片；第一氮化镓芯片和第二氮化镓芯片，沿垂直于第一氮化镓芯片、半导体芯片和第二氮化镓芯片排列的方向的两侧，均设置有栅极；第一氮化镓芯片中的第一栅极和第二氮化镓芯片中的第二栅极，均与半导体芯片的源极导电连接；第一栅极为第一氮化镓芯片靠近半导体芯片的源极一侧的栅极，第二栅极为第二氮化镓芯片靠近半导体芯片的源极一侧的栅极。本申请通过设置两个氮化镓芯片并联与半导体芯片连接，且两个氮化镓芯片分设在半导体芯片的两侧，将靠近半导体芯片源极的栅极与之连接，降低了制备成本，提高了封装便捷性。