一种一次可编程存储单元以及存储阵列

本申请提供了一种一次可编程存储单元以及存储阵列，涉及集成电路设计技术领域。包括存储结构，以及设置在存储结构下方的导电结构；导电结构具有相对设置的第一端和第二端，通过向导电结构的任意一端和存储结构的顶部之间的写入通路施加写入电压，使得导电结构的目标区域断路，实现一次可编程存储单元的数据写入；目标区域断路后，通过向一次可编程存储单元施加读取电压，比较第一端和第二端的电流值大小，以实现写入数据的读取。本申请的一次可编程存储单元能够通过比较导电结构的第一端和第二端的电流值大小，进行数据的读取，不需要设置额外的参考单元来实现数据的读取，可以提升一次可编程存储单元所在的存储芯片的存储密度和写入稳定性。