处理器缓存结构、处理器和数据缓存方法

本申请实施例中提供了一种处理器缓存结构、处理器和数据缓存方法，涉及计算机技术领域，该处理器缓存结构包括：一级数据缓存、一级指令缓存，二级私有缓存、二级私有预取缓存、缓存一致性控制单元；一级数据缓存用于：存储处理器当前核心多次访问的数据；一级指令缓存用于：存储当前核心多次执行的指令；二级私有缓存用于：存储当前核心从主内存或高层级缓存读取的数据；二级私有预取缓存用于：采用预设算法计算预取地址并向二级私有缓存发送预取请求，以使二级私有缓存根据预取地址预取缓存行；缓存一致性控制单元用于：监听处理器各个核心的缓存操作。该方案无需等待其他核心释放缓存资源，显著降低了数据访问延迟，提高了处理器的整体性能。