一种LUT级网表的信息流跟踪模型生成方法

本申请公开了一种LUT级网表的信息流跟踪模型生成方法和安全验证方法，通过获取各逻辑单元的所有原始信号，得到标签信号，基于LUT模块的原始信号和标签信号构建新的LUT模块，得到新的LUT模块的真值表，并将新的LUT模块的真值表转化为布尔逻辑表达式，得到LUT信息流模型；利用门级信息流追踪算法处理原语的原始信号和标签信号，得到原语信息流模型；基于assign语句的标签信号得到assign语句信息流模型；基于LUT信息流模型、原语信息流模型和assign语句信息流模型得到LUT级网表的信息流模型，解决了现有技术中无法基于FPGA网表自动生成精确信息流模型的技术问题。