协处理器及其控制方法、片上系统及其控制方法、存储介质和电子设备

本申请公开了一种协处理器及其控制方法、片上系统及其控制方法、存储介质和电子设备，所述协处理器包括：控制单元、第一运算单元、私有内存单元、直接访问内存单元和二级缓存接口，控制单元用于在RISC‑V处理器执行到神经网络程序中的目标算子的情况下，基于R型扩展指令配置第一运算单元的计算模式和计算流程；控制单元还用于，基于R型扩展指令，从RISC‑V处理器中读取目标算子的参数数据，并将目标算子的参数数据和计算结果存储在私有内存单元中，以及将计算结果转存至直接访问内存单元，以便RISC‑V处理器读取计算结果。本申请的协处理器，能够减少流水线停顿代价，提高缓存命中率，在进行神经网络推理过程中，获得更高的能效比和推理速度。